AMD fala de seu plano de "empilhar" RAM sobre processadores

Com a corrida por clocks mais altos ou por litografias menores desacelerando e se provando um desafio cada vez maior, as empresas desenvolvedoras de chips vem trabalhando em alternativas para continuar perseguindo mais performance, e a AMD apresentou em um evento focado em computação de alta performance um pouco de sua estratégia. A empresa irá trabalhar com o conceito de "empilhamento" de chips de DRAM em seus processadores, tecnologia conhecida por 3D-stack, ou "empilhamento em três dimensões", 

 

Esse conceito de múltiplos chips integrados vem ganhando cada vez mais força na indústria, e inclusive já vem sendo amplamente usados em produtos como as placas gráficas baseadas em Vega, que combinam em um mesmo interpositor as memórias HBM e o chip gráfico, algo que aumenta em muito a velocidade de comunicação entre esses componentes. É um caminho que a Intel também está perseguindo com a tecnologia Foveros, e que já vimos em produtos como embedded multi-die que une processadores Intel e gráficos Vega que testamos recentemente:

Tecnologia Foveros da Intel permite o design de chips em 3D: CPUs e GPUs "empilhadas"

Na apresentação, a AMD destaca que os ganhos de performance baseados em frequências e densidade dos chips não apenas deixaram de funcionar, como também estão se tornando conflitantes. Novas litografias menores estão trazendo frequências mais baixas, tornando inviável essa abordagem para continuar perseguindo mais desempenho. O empilhamento de múltiplos módulos vem se mostrando a principal forma de buscar mais performance, porém também precisa lidar com limitações de aquecimento e alimentação de energia.

De acordo com a apresentação de Forrest Norrod, vice-presidente sênior e gerente geral do Grupo de Negócios de Soluções Integradas e Datacenter da AMD, próximo passo é "o empilhamento" de memórias SRAM e DRAM diretamente em cima dos chips de processamento, como CPUs e GPUs. Atualmente soluções como as placas de video Vega usam a tecnologia "2,5D Stacking", que une os componentes em um único interpositor, porém não coloca um sobre o outro.

A abordagem que a AMD busca também tem diferenças comparado a outras implementações como a PoP (Package-on-package, ou pacote sobre pacote) que simplesmente coloca os diferentes módulos um sobre o outro e cria conexões adicionais no estilo BGA para realizar a comunicação entre esses chips. O plano para o "true 3D stacking" inclui empilhar esses dies de memórias e CPU e realizar a conexão através do TSV (Through-silicon via, algo que em tradução livre fica como "via através do silício") que une esses dies diretamente e com isso traz grandes benefícios em performance, aumentando em muito a velocidade da comunicação entre esses componentes, ao mesmo tempo que reduz o consumo de energia necessária para realizar esse tráfego de dados.

Para quem quer se aprofundar mais, a apresentação de Norrod está disponível no vídeo abaixo, em inglês.

Via: Tom's Hardware Fonte: Apresentação AMD
  • Redator: Diego Kerber

    Diego Kerber

    Formado em Jornalismo pela Universidade Federal de Santa Catarina (UFSC), Diego Kerber é aficionado por tecnologia desde os oito anos, quando ganhou seu primeiro computador, um 486 DX2. Fã de jogos, especialmente os de estratégia, Diego colabora com a Adrenaline na produção de notícias e artigos na coluna "Vida Digital".

Os lançamentos problemáticos de games tem feito você evitar pré-compras?